基于SE555定时器时钟输出信号方案设计(基本原理、输出信号频率设计与实际不符合的解决)

目录

0 引言

1 时钟信号方案设计

2 时钟信号实测及问题解决

3 小结


0 引言

最近做的项目需要使用SE555定时器做一个时钟输出信号,驱动其他IC,这个本是一个很简单的电路,没有太多要讲的,但是设计后再调测时发现还是有些差异,所以这里就记录了下,当做避坑指南了。

1 时钟信号方案设计

【需求】:需要产生一个周期为2s的时钟信号,高电平5V,低电平0,占空比无特别要求,因为后端的芯片是检测时钟信号的上升沿触发的。

【设计】:利用555定时器,可产生的时钟信号周期10 µs to hours,只需要调节器件外围的两个充放电电阻和一个电容即可进行满足需求的设计,电容C通过RA和RB进行充电,通过RB进行放电,充放电电压范围在 threshold-voltage level (≈0.67 × VCC) 和 trigger-voltage level (≈ 0.33 × VCC)之间。

基于SE555定时器时钟输出信号方案设计(基本原理、输出信号频率设计与实际不符合的解决)

  • 高电平时间:tH=0.693(RA+RB)C
  • 低电平时间:tL=0.693(RB)C
  • 输出时钟信号周期T=tH+tL=0.693(RA+2RB)C
  • 低电平占空比:tL/T=RB/(RA+2RB)

所以,为满足以上设计需求,结合datasheet推荐的输出时钟信号频率曲线:

基于SE555定时器时钟输出信号方案设计(基本原理、输出信号频率设计与实际不符合的解决)

刚开始设计的R和C及实测信号周期如下(电阻/欧姆、电容/F):

RA RB C tH tL T duty
511 144000 0.00001 1.0014612 0.99792 1.99938123 0.499114419

2 时钟信号实测及问题解决

【设计验证】根据设计的阻容,实测时钟信号周期为1.72s和设计的2s相差较多。

基于SE555定时器时钟输出信号方案设计(基本原理、输出信号频率设计与实际不符合的解决)

【定位问题】这里就开始查找问题的所在了,首先想到的是阻容精度的问题,电阻用的是高精密电阻0.1%精度,就算按这个精度误差算,影响也不大,而电容的话用的是X7R 10%精度10uF电容,这个误差就比较大了,我们10uF电容,我们按照这个精度,减掉10%容量,重新计算理论的信号输出周期,可见已经很接近实测值了,基本可以判断定位问题的思路是正确的。

RA RB C tH tL T duty
511 144000 0.000009 0.9013151 0.89813 1.799443107 0.499114419

【解决问题】首先要把阻容重新换一下,因为电容的影响比较大,这次把电容换成小容量的1uF电容,X7R,精度10%,实际还是不够严谨,因为手里没有NP0电容(精度高一些),所以只能这么测了,又把电阻RA和RB先换成了1M,因为手里没有LCR测试仪,不清楚换成的电容实际容量是多少,所以只能根据实测的信号周期去反估算了,实测的信号周期如下:2.28s

基于SE555定时器时钟输出信号方案设计(基本原理、输出信号频率设计与实际不符合的解决)

那么,实时标称1uF的电容,实际容量应该是:T/0.693/(RA+2RB)=1.07uF

接下来,按照这个去调节电阻,RA还是设计成1M,RB=817k(787k+30k),再次测试,周期1.98s,基本满足要求。

基于SE555定时器时钟输出信号方案设计(基本原理、输出信号频率设计与实际不符合的解决)

3 小结

此处设计有不够严谨的地方,对于参数精度有要求的要考虑阻容器件的精度参数,以上最好应该用的是NP0电容,精度高一些,后续再用一些NP0电容做下测试。本博文主要给出遇到问题解决的思路和方法,在此也记录下踩过的坑。

 

作于202105011120,已归档

———————————————————————————————————

本文为博主原创文章,转载请注明出处!

若本文对您有帮助,轻抬您发财的小手,关注/评论/点赞/收藏,就是对我最大的支持!

祝君升职加薪,鹏程万里!

上一篇:【kernel doc】rbtree


下一篇:Error:Execution failed for task ':app:transformClassesWithDexForDebug'.