新建工程：

　　create block design然后点击加号添加IP，选择ZYNQ芯片，之后根据自己的板子和需要用到的模块做设置，设置好之后点击OK进入Diagram界面，给信号连线或者添加别的需要的IP再进行连线。

　　所有的IP连线好之后直接create hdl wrapper ,这时候设计的顶层文件就创建好了。（工程出问题可以在TCL命令栏输入reset_project来初始化一下工程，或许有奇效)

　　然后生成比特流文件，等待文件生成好之后点击file里的export,  export hardware,  勾选include bitstream。最后launch SDK，这时VIVADO里的工程就创建好了。

SDK

warning：在SDK里工作时保证只存在一个hw_platform，如果硬件有修改就把之前的hw_platform删了重新建一个，不然可能会出现很多文件错乱的问题

 

　　在SDK里新建工程，选择需要的模板

　　

 

 

warning：在新建另一个工程后，如果刚刚在调试一个工程，建议把SDK关闭再打开自己新建的这个工程，可以减少下载FLASH的时候失误的情况

 

 

 

　　如何调试自己的设计？在debug as里面，确定后勾选上reset entire system 和program FPGA，进入debug模式

 

　　              　

 

 

 

 

warning：ddr有时候会因为起始地址太低而出错，这是因为在ddr的起始地址放了一些程序，这时候把起始地址改高一点就可以 

 

　　如何查看程序运行在什么位置？以hello world为例，可以看到运行在ddr，可以在这里改变程序的运行位置，比如放在RAM里面